โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก

ASIC (application specific integrated circuit) processor dissipates a low power consumption and is able to perform at a high speed. Unfortunately, ASIC production costs every high expense. Therefore, it is not suitable for a prototype or a small volume product. A programmable device becomes a good c...

Full description

Saved in:
Bibliographic Details
Main Authors: วรรณรัช สันติอมรทัต, สินชัย กมลภิวงศ์
Other Authors: Faculty of Engineering Computer Engineering
Format: Technical Report
Language:Thai
Published: มหาวิทยาลัยสงขลานครินทร์ 2023
Subjects:
Online Access:http://kb.psu.ac.th/psukb/handle/2016/17787
https://tnrr.nriis.go.th/#/services/research-report/detail/252014
Tags: Add Tag
No Tags, Be the first to tag this record!
Institution: Prince of Songkhla University
Language: Thai
id th-psu.2016-17787
record_format dspace
spelling th-psu.2016-177872023-01-13T02:50:37Z โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก Low power corprocessor using dynamically reconfiguration วรรณรัช สันติอมรทัต สินชัย กมลภิวงศ์ Faculty of Engineering Computer Engineering คณะวิศวกรรมศาสตร์ ภาควิชาวิศวกรรมคอมพิวเตอร์ Integrated circuits Application-specific integrated circuits ASIC (application specific integrated circuit) processor dissipates a low power consumption and is able to perform at a high speed. Unfortunately, ASIC production costs every high expense. Therefore, it is not suitable for a prototype or a small volume product. A programmable device becomes a good choice. Reconfigurable hardware will give a better performance and flexibility. This research work proposes Dynamically Reconfigurable Datapath (DRD) which is to reconfigure a part of FPGA while the processor of FPGA is still working. This reconfigurable datapath can increase resource utilization and sharing when image or video processing applications are applied. Thus it also increases the energy efficiency. This dynamically reconfigurable co-processor employs clock-gating technique. We also introduce the concept of computer aided software for dynamic reconfigurable design which is able to reduce an overhead of place and route algorithm. This dynamie reconfigurable co-processor can be programmed and used up to four parallel functional units (FUs). The design was implemented on FPGA XC3SD1800. The simulation result shows that the co-processor can run at 59 MHz and dissipated 34.64 mW which can complete FIR 20-tap within 0.339 us. The preliminary result of task placement suggests that both first fit and best fit algorithms give the similar speed and the number of task that cannot be placed. Therefore, we choose first fit algorithm in our EDA tool because of the lower list of the empty space. เนื่องจากหน่วยประมวลผลที่เป็นแบบ ASIC (application specific integrated circuit) สามารถดอบสนองความต้องการในเรื่องการทำให้พลังงานต่ำและสามารถให้ประสิทธิภาพการสูง แต่ราคาที่สูงของเทคโนโลยีแบบ ASIC ทำให้ไม่เหมาะที่จะนำมาใช้งานสำหรับผลผลิตทางอิเล็กทรอนิกส์ระดับกลาง - เล็ก สำหรับเทคโนโลยีแบบที่สามารถโปรแกรมได้ (programmable device) ที่อาจจะไม่ได้เปรียบในเชิงของการใช้พลังงาน แต่สามารถช่วยเพิ่มประสิทธิภาพและความยืดหยุ่นให้กับผู้ใช้งาน ในงานวิจัยนี้จึงใช้โครงสร้างแบบผสมระหว่าง ASIC ในบล็อคถือว่าเป็น element หนึ่ง โดยผู้ใช้สามารถควบคุมและโปรแกรมได้ ซึ่งมีโครงสร้างของ datapath ที่สามารถปรับเปลี่ยนได้ตามงานที่ได้รับ เราเรียกว่า dynamically reconfigurable datapath (DRD) การปรับเปลี่ยนโครงสร้างภายในเช่นนี้ช่วยให้งานแต่ละชนิดสามารถใช้ทรัพยากรที่มีอยู่ได้อย่างคุ้มค่า ส่งผลให้เกิดการใช้พลังงานได้อย่างเหมาะสมที่สุด งานวิจัยนี้นำเสนอโพรเซสเซอร์ร่วมที่สามารถปรับเปลี่ยนได้แบบไดนามิกที่ออกแบบด้วยเทคนิค clock-gating และนำเสนอแนวคิดของซอฟต์แวร์ช่วยออกแบบในการวางอุปกรณ์แสะการเชื่อมต่อที่ทำงานได้รวดเร็ว เพื่อลด overhead ในระหว่างการทำงาน โพรเซสเซอร์ร่วมมีโครงสร้างที่สามารถโปรแกรมให้ใช้งานได้สูงสุด 4 FU (Functional Unit) ผลการจำลองการทำงานบนเทคโนโลยี FPGA XC3SD1800 ในกรณีที่ทำงานด้วย FU สูงสุด 4 ตัว พบว่าทำงานได้ด้วยความถี่ 59 MHz ใช้พลังงาน 34.64mW ซึ่งสามารถประมวลผล FIR 20-tap เสร็จภายในเวลา 0.339 ไมโครวินาทีและสำหรับผลการทดสอบแนวคิดการวาง task แบบไดนามิกบน FPGA ของซอฟต์แวร์ซ่วยออกแบบ พบว่าใช้อัลกอริทึมแบบ first fit และ best fit ใช้ความเร็ว และจำนวนของ task ที่วางลงบน FPGA ไม่ได้ไม่แตกต่างกัน ดังนั้นจึง เลือกใช้อัลกอริทึมแบบ first fit เนื่องจากมีจำนวนของพื้นที่ว่างน้อยกว่า 2023-01-13T02:49:12Z 2023-01-13T02:49:12Z 2554 Technical Report http://kb.psu.ac.th/psukb/handle/2016/17787 https://tnrr.nriis.go.th/#/services/research-report/detail/252014 th มหาวิทยาลัยสงขลานครินทร์
institution Prince of Songkhla University
building Khunying Long Athakravi Sunthorn Learning Resources Center
continent Asia
country Thailand
Thailand
content_provider Khunying Long Athakravi Sunthorn Learning Resources Center
collection PSU Knowledge Bank
language Thai
topic Integrated circuits
Application-specific integrated circuits
spellingShingle Integrated circuits
Application-specific integrated circuits
วรรณรัช สันติอมรทัต
สินชัย กมลภิวงศ์
โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก
description ASIC (application specific integrated circuit) processor dissipates a low power consumption and is able to perform at a high speed. Unfortunately, ASIC production costs every high expense. Therefore, it is not suitable for a prototype or a small volume product. A programmable device becomes a good choice. Reconfigurable hardware will give a better performance and flexibility. This research work proposes Dynamically Reconfigurable Datapath (DRD) which is to reconfigure a part of FPGA while the processor of FPGA is still working. This reconfigurable datapath can increase resource utilization and sharing when image or video processing applications are applied. Thus it also increases the energy efficiency. This dynamically reconfigurable co-processor employs clock-gating technique. We also introduce the concept of computer aided software for dynamic reconfigurable design which is able to reduce an overhead of place and route algorithm. This dynamie reconfigurable co-processor can be programmed and used up to four parallel functional units (FUs). The design was implemented on FPGA XC3SD1800. The simulation result shows that the co-processor can run at 59 MHz and dissipated 34.64 mW which can complete FIR 20-tap within 0.339 us. The preliminary result of task placement suggests that both first fit and best fit algorithms give the similar speed and the number of task that cannot be placed. Therefore, we choose first fit algorithm in our EDA tool because of the lower list of the empty space.
author2 Faculty of Engineering Computer Engineering
author_facet Faculty of Engineering Computer Engineering
วรรณรัช สันติอมรทัต
สินชัย กมลภิวงศ์
format Technical Report
author วรรณรัช สันติอมรทัต
สินชัย กมลภิวงศ์
author_sort วรรณรัช สันติอมรทัต
title โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก
title_short โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก
title_full โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก
title_fullStr โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก
title_full_unstemmed โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก
title_sort โพรเซสเซอร์ร่วมกำลังไฟต่ำสามารถปรับเปลี่ยนโครงสร้างได้แบบไดนามิก
publisher มหาวิทยาลัยสงขลานครินทร์
publishDate 2023
url http://kb.psu.ac.th/psukb/handle/2016/17787
https://tnrr.nriis.go.th/#/services/research-report/detail/252014
_version_ 1756410971921842176