A note on compiling FORTRAN loop kernels onto a dataflow architecture

Parallel Computing

محفوظ في:

التفاصيل البيبلوغرافية
المؤلفون الرئيسيون:	Walker, E., Morgan, G., Cass, B., Ulanowski, Z.
مؤلفون آخرون:	NATIONAL SUPERCOMPUTING RESEARCH CENTRE
التنسيق:	مقال
منشور في:	2014
الموضوعات:	Dataflow architecture FORTRAN loop kernels FPGA devices High performance computing Parallelizing compiler
الوصول للمادة أونلاين:	http://scholarbank.nus.edu.sg/handle/10635/115563
الوسوم:	إضافة وسم لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
المؤسسة:	National University of Singapore

مواد مشابهة