Hardware Comparison of Schedulers for Modular Optical Interconnection Networks
We present the first FPGA implementation of the Two-Step Scheduler framework for modular optical interconnection networks. The longest-queue-first scheduling algorithm guarantees the lowest latency, while the iSLIP algorithm minimizes the hardware resources and scheduling duration.
محفوظ في:
المؤلفون الرئيسيون: | , , , , |
---|---|
التنسيق: | text |
منشور في: |
Archīum Ateneo
2019
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://archium.ateneo.edu/ecce-faculty-pubs/32 https://ieeexplore.ieee.org/abstract/document/8818053 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
المؤسسة: | Ateneo De Manila University |