Design of low-power high speed error-tolerant adder and its application in digital signal processing
As technology advances, errors/defects in integrated circuits become unavoidable. At the same time, the pursuit of low-power and high-speed circuits is always restricted by the conventional circuit design technology. In this context, several new technologies that regard the accuracy of circuit as a...
محفوظ في:
المؤلف الرئيسي: | Zhang, Weijia |
---|---|
مؤلفون آخرون: | Yeo Kiat Seng |
التنسيق: | Theses and Dissertations |
اللغة: | English |
منشور في: |
2009
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/15559 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
المؤسسة: | Nanyang Technological University |
اللغة: | English |
مواد مشابهة
-
Design of low-power high-speed truncation-error-tolerant adder and its application in digital signal processing
بواسطة: Zhu, Ning, وآخرون
منشور في: (2010) -
An enhanced low-power high-speed adder for error-tolerant application
بواسطة: Zhu, Ning, وآخرون
منشور في: (2010) -
Enhanced low-power high-speed probabilistic adders for error-toerant application
بواسطة: Zhu, Ning
منشور في: (2011) -
Low power asynchronous digital signal processor
بواسطة: Shi, Yiqiong.
منشور في: (2013) -
Development of digital signal processing algorithms for power system protection
بواسطة: Xia, Yi Bin
منشور في: (2009)