Design and simulation of CMOS-based ternary logic arithmetic circuits using TSMC 40nm technology
In recent years, there has been growing interest in multi-valued logic (MVL) circuits, especially ternary logic circuits, due to their higher information density compared to binary logic systems. However, challenges persist regarding the fundamental construction of MVL circuit standard cells and the...
محفوظ في:
المؤلف الرئيسي: | Vivekanantham, Rithikha |
---|---|
مؤلفون آخرون: | Tay Beng Kang |
التنسيق: | Final Year Project |
اللغة: | English |
منشور في: |
Nanyang Technological University
2024
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/176639 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Design and simulation of CMOS-based ternary logic arithmetic circuits
بواسطة: Gao, Shuo
منشور في: (2023) -
Device implementation and arithmetic circuit design of ternary logic
بواسطة: Zhao, Guangchao
منشور في: (2024) -
CMOS low power circuits for approximate computer arithmetic
بواسطة: Zhang, Han
منشور في: (2013) -
Low power CMOS circuits with approximate computer arithmetic
بواسطة: Cheng, Suoyu
منشور في: (2016) -
Design and optimization of high-density ternary logic memory circuits
بواسطة: Yang, Zepeng
منشور في: (2025)