Implementation of digital systems on FPGA devices

The objective of the project is to design and synthesize both a master and slave PCI local bus, so that they can be reused if other design requires a PCI bus. The design in this work is based on PCI local bus specification rev 3.0. VERILOG HDL is chosen to implement the design in RTL level. The PCI...

وصف كامل

محفوظ في:
التفاصيل البيبلوغرافية
المؤلف الرئيسي: Chen, Lan.
مؤلفون آخرون: Jong, Ching Chuen
التنسيق: Theses and Dissertations
منشور في: 2008
الموضوعات:
الوصول للمادة أونلاين:http://hdl.handle.net/10356/3793
الوسوم: إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
المؤسسة: Nanyang Technological University