Hardware Implementation of an Iterative Parallel Scheduler for Optical Interconnection Networks

This paper proposes an iterative parallel scheduler for optical interconnection networks based on the longest queue first algorithm, presents an optimized hardware imple­mentation in commercial FPGA boards, and experimentally assess its performance.

محفوظ في:
التفاصيل البيبلوغرافية
المؤلفون الرئيسيون: Corvera, Jan Alain, Dumlao, Samuel Matthew G, Reyes, Rosula SJ, Castoldi, Piero, Andriolli, Nicola, Cerutti, Isabella
التنسيق: text
منشور في: Archīum Ateneo 2016
الموضوعات:
الوصول للمادة أونلاين:https://archium.ateneo.edu/ecce-faculty-pubs/56
https://www.osapublishing.org/abstract.cfm?uri=Networks-2016-NeM3B.4
الوسوم: إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
المؤسسة: Ateneo De Manila University