Resolving p-type transistor drain saturation current (IDsat) off-target issue for 0.3um logic device
Transistor optimization is required for good device performance especially on those devices with off-center electrical se (ET) specifications. In this thesis, the author explores various possible options to bring a particular 0.3?m device Logic Dual gate oxide PMOS transistor IDsat to electrical tes...
محفوظ في:
المؤلف الرئيسي: | |
---|---|
مؤلفون آخرون: | |
التنسيق: | Theses and Dissertations |
منشور في: |
2008
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://hdl.handle.net/10356/3325 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|