Concurrent error detection in bit-serial normal basis multiplication over GF(2^m) using multiple parity prediction schemes
New bit-serial architectures with concurrent error detection capability are presented to detect erroneous outputs in bit-serial normal basis multipliers over GF(2^m) using single and multiple-parity prediction schemes. It is shown that different types of normal basis multipliers could be realized by...
محفوظ في:
المؤلفون الرئيسيون: | Lee, Chiou Yng, Meher, Pramod Kumar, Patra, Jagdish Chandra |
---|---|
مؤلفون آخرون: | School of Computer Engineering |
التنسيق: | مقال |
اللغة: | English |
منشور في: |
2011
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/94346 http://hdl.handle.net/10220/7120 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
المؤسسة: | Nanyang Technological University |
اللغة: | English |
مواد مشابهة
-
Bit serial modular multiplication on FPGA
بواسطة: Nazar, Medi A., وآخرون
منشور في: (2005) -
Iterative sparse matrix vector multiplication (SpMV) over GF(2) with CUDA
بواسطة: Prashanth Srinivas G S.
منشور في: (2011) -
Integration of multiple data sources to prioritize candidate genes using discounted rating system
بواسطة: Li, Yongjin, وآخرون
منشور في: (2011) -
Scalable and modular memory-based systolic architectures for discrete Hartley transform
بواسطة: Meher, Pramod Kumar, وآخرون
منشور في: (2011) -
An optimized design for serial-parallel finite field multiplication over GF(2m) based on all-one polynomials
بواسطة: Meher, P.K., وآخرون
منشور في: (2014)