Implementation of floating point adder and multiplier based on residue number system
Floating point processor is part of computer system specially designed to execute floating point operations. Typical arithmetic operations are addition, subtraction, multiplication and division. Today, it can be seen that most of the floating point processors are implemented using the weighted numbe...
محفوظ في:
المؤلف الرئيسي: | Lim, Hue Hsean. |
---|---|
مؤلفون آخرون: | Chang Chip Hong |
التنسيق: | Final Year Project |
اللغة: | English |
منشور في: |
2012
|
الموضوعات: | |
الوصول للمادة أونلاين: | http://hdl.handle.net/10356/49592 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
المؤسسة: | Nanyang Technological University |
اللغة: | English |
مواد مشابهة
-
Low power low voltage adder cells for digital multiplier
بواسطة: Zhang, Mingyan
منشور في: (2008) -
Modulo adders, multipliers and shared-moduli architectures for moduli of type
بواسطة: Shibu, Menon
منشور في: (2008) -
Adder and multiplier design for computing-in-memory architecture based on ReRAM
بواسطة: Zheng, Buyun
منشور في: (2023) -
ASIC implementation of a high speed data scaler for residue number system
بواسطة: Chay, Chien Hong.
منشور في: (2012) -
Data-driven dynamic logic for low power adders and multipliers
بواسطة: Mahendiran Navasakthi
منشور في: (2018)