Reconfiguration algorithms for degradable VLSI arrays with switch faults
The problem of reconfiguring two-dimensional VLSI arrays with faults is to find a maximum logical array without faults. The existing algorithms only consider faults associated with processing elements, and all switches and links are assumed to be fault-free. But switch faults may often occur in the...
محفوظ في:
المؤلفون الرئيسيون: | Zhu, Yuanbo, Wu, Jigang, Lam, Siew-Kei, Srikanthan, Thambipillai |
---|---|
مؤلفون آخرون: | School of Computer Engineering |
التنسيق: | Conference or Workshop Item |
اللغة: | English |
منشور في: |
2013
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/98212 http://hdl.handle.net/10220/12425 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Algorithms for reconfiguring NoC-based fault-tolerant multiprocessor arrays
بواسطة: Wu, Jigang, وآخرون
منشور في: (2020) -
ALGORITHMS FOR RECONFIGURATION PROBLEMS IN VLSI/WSI ARRAYS
بواسطة: LOW CHOR PING
منشور في: (2020) -
Exploiting FPGA-aware merging of custom instructions for runtime reconfiguration
بواسطة: Lam, Siew-Kei, وآخرون
منشور في: (2013) -
High performance VLSI arithmetic macrocells
بواسطة: Thambipillai Srikanthan, وآخرون
منشور في: (2008) -
Algorithmic aspects for multiple-choice hardware/software partitioning
بواسطة: Wu, Jigang, وآخرون
منشور في: (2013)