A reconfigurable FPGA implementation of an LDPC decoder for unstructured codes
This paper describes the implementation of a general and embedded decoder for the evaluation of unstructured...
محفوظ في:
المؤلفون الرئيسيون: | Hosseini, S. M. Ehsan, Chan, Kheong Sann, Goh, Wang Ling |
---|---|
مؤلفون آخرون: | School of Electrical and Electronic Engineering |
التنسيق: | Conference or Workshop Item |
اللغة: | English |
منشور في: |
2010
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/99867 http://hdl.handle.net/10220/6373 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
المؤسسة: | Nanyang Technological University |
اللغة: | English |
مواد مشابهة
-
A general decoding framework for high-rate LDPC codes
بواسطة: Hosseini, S. M. Ehsan, وآخرون
منشور في: (2010) -
FPGA implementation of low density parity-check (LDPC) coded recording channels
بواسطة: Seyed Mohammad Ehsan Hosseini
منشور في: (2010) -
A novel FPGA implementation of mirror-paradigm RS-based QC-LDPC decoder for NVM channels
بواسطة: Lim, Melvin Heng Li, وآخرون
منشور في: (2013) -
Low-complexity detection and decoding for LDPC-coded data storage channels
بواسطة: Shaghaghi, Mahdi
منشور في: (2010) -
Design and implementation of a synthesizable test-bench for testing the LDPC decoder IP
بواسطة: Yang, Shi
منشور في: (2018)