Scalable model of on-wafer interconnects for high-speed CMOS ICs
This paper describes the development of an equivalent circuit model of on-wafer interconnects for high-speed CMOS integrated circuits. By strategically cascading two- blocks together, the lumped model can characterize the distributed effects. Besides, the elaborately proposed model characterizes the...
محفوظ في:
المؤلفون الرئيسيون: | Shi, Xiaomeng, Yeo, Kiat Seng, Ma, Jianguo, Do, Manh Anh, Li, Erping |
---|---|
مؤلفون آخرون: | School of Electrical and Electronic Engineering |
التنسيق: | مقال |
اللغة: | English |
منشور في: |
2009
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/91415 http://hdl.handle.net/10220/4713 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
المؤسسة: | Nanyang Technological University |
اللغة: | English |
مواد مشابهة
-
Equivalent circuit model of on-wafer CMOS interconnects for RFICs
بواسطة: Shi, Xiaomeng, وآخرون
منشور في: (2009) -
Complex shaped on-wafer interconnects modeling for CMOS RFICs
بواسطة: Shi, Xiaomeng, وآخرون
منشور في: (2010) -
Sensitivity analysis of coupled interconnects for RFIC applications
بواسطة: Shi, Xiaomeng, وآخرون
منشور في: (2009) -
Characterization and modeling of on-wafer interconnects for RFICs
بواسطة: Shi, Xiaomeng
منشور في: (2008) -
Accurate and scalable RF interconnect model for silicon-based RFIC applications
بواسطة: Sia, Choon Beng, وآخرون
منشور في: (2009)