Cmos gate architecture for integration of salicide process in sub 0.1. .muM devices

US6010954

محفوظ في:

التفاصيل البيبلوغرافية
المؤلفون الرئيسيون:	HO, CHAW SING, KARUNASIRI, R. P. G., CHUA, SOO JIN, PEY, KIN LEONG, LEE, KONG HEAN
مؤلفون آخرون:	ELECTRICAL ENGINEERING
التنسيق:	Patent
منشور في:	2012
الوصول للمادة أونلاين:	http://scholarbank.nus.edu.sg/handle/10635/32568
الوسوم:	إضافة وسم لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!

مواد مشابهة