A 6bit 1.2GS/s symmetric successive approximation energy-efficient time-to-digital converter in 40nm CMOS
This work presents a 6bit 1.2GS/s symmetric successive approximation (SSA) energy-efficient time-to-digital converter (TDC). The delay offset of the successive approximation (SA) TDC has been alleviated by employing the balanced architecture and optimizing the phase detector (PD). Size-optimized inv...
محفوظ في:
المؤلفون الرئيسيون: | Chen, Qian, Liang, Yuan, Boon, Chirn Chye |
---|---|
مؤلفون آخرون: | School of Electrical and Electronic Engineering |
التنسيق: | Conference or Workshop Item |
اللغة: | English |
منشور في: |
2020
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/144421 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
المؤسسة: | Nanyang Technological University |
اللغة: | English |
مواد مشابهة
-
8-bit CMOS asynchronous dynamic reference ADC
بواسطة: Ng, Xiang Yang
منشور في: (2024) -
A 4.06 mW 10-bit 150 MS/s SAR ADC with 1.5-bit/cycle operation for medical imaging applications
بواسطة: Sunny, Sharma, وآخرون
منشور في: (2019) -
A 0.6 V 4 GS/s - 56.4 dB THD voltage-to-time converter in 28 nm CMOS
بواسطة: Chen, Qian, وآخرون
منشور في: (2023) -
A 9-bit, 1.08ps resolution two-step time-to-digital converter in 65 nm CMOS for time-mode ADC
بواسطة: Kong, Junjie, وآخرون
منشور في: (2021) -
A single-channel voltage-scalable 8-GS/s 8-b > 37.5-dB SNDR time-domain ADC with asynchronous pipeline successive approximation in 28-nm CMOS
بواسطة: Chen, Qian, وآخرون
منشور في: (2023)