Error-tolerant multiplier for high speed application
With the advent of hand held computing devices that require functionality rivaling the desktop, low-power and high-performance systems have become very important. The transistor network contributes mostly to the overall power dissipation and is becoming a major obstacle in implementing those systems...
محفوظ في:
المؤلف الرئيسي: | Khaing, Yin Kyaw |
---|---|
مؤلفون آخرون: | Yeo Kiat Seng |
التنسيق: | Theses and Dissertations |
اللغة: | English |
منشور في: |
2011
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/45661 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
16-bit high speed multiplier design
بواسطة: Yeo, Melvin Shung Shii
منشور في: (2014) -
High speed CMOS multiplier design
بواسطة: Tay, Wen Kai
منشور في: (2022) -
16 bits high speed CMOS multiplier IC design
بواسطة: Wut Yee Win Thoung
منشور في: (2021) -
High speed multiplier IC design based on booth algorithm
بواسطة: Chang, Shuming
منشور في: (2023) -
High-speed and low-power serial accumulator for serial/parallel multiplier
بواسطة: Meher, Manas Ranjan, وآخرون
منشور في: (2010)