CMOS-fabricated ring surface ion trap with TSV integration
We present the design, fabrication, and test of ring surface trap on 12-inch wafers with a CMOS process. The design is based on Through Silicon Vias (TSV) interconnects. Up to 200 ions were loaded and cooled; preliminary compensations of electrostatic potential imperfections show that rotational sym...
محفوظ في:
| المؤلفون الرئيسيون: | , , , , , , |
|---|---|
| مؤلفون آخرون: | |
| التنسيق: | Conference or Workshop Item |
| اللغة: | English |
| منشور في: |
2024
|
| الموضوعات: | |
| الوصول للمادة أونلاين: | https://hdl.handle.net/10356/175533 |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|