Design of high-speed low-power clock and data recovery circuit
In this thesis, the design of fully integrated high-speed low-power clock and data recovery (CDR) circuits in complementary metal-oxide-semiconductor (CMOS) devices for synchronous optical network (SONET) applications has been explored.
محفوظ في:
المؤلف الرئيسي: | Alper, Cabuk |
---|---|
مؤلفون آخرون: | Yeo, Kiat Seng |
التنسيق: | Theses and Dissertations |
منشور في: |
2008
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/4801 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
المؤسسة: | Nanyang Technological University |
مواد مشابهة
-
Design of a high speed and power efficient quarter-rate clock and data recovery circuit
بواسطة: Tan, Yung Sern
منشور في: (2012) -
Clock and data recovery circuits
بواسطة: Adaikkalam Raguraman
منشور في: (2010) -
Clock data recovery circuits
بواسطة: Ong, Henry Kok Fong.
منشور في: (2011) -
Design of multiband CMOS mixers for low-voltage low-power applications
بواسطة: Cabuk, Alper
منشور في: (2008) -
High speed, low jitter CMOS analog PLL for clock recovery application
بواسطة: Sudhaleswar Behera.
منشور في: (2008)