Electromigration study of through silicon via (TSV)
In the continuous drive for smaller chips (Moore’s Law) and heterogeneous semiconductor applications, traditional processing and packaging technologies may not be able to support this trend. 3-D IC can offer a greater packing density in the same footprint as 2-D miniaturizing is reaching its physic...
محفوظ في:
المؤلف الرئيسي: | Tan, Yeow Chong |
---|---|
مؤلفون آخرون: | Tan Cher Ming |
التنسيق: | Theses and Dissertations |
اللغة: | English |
منشور في: |
2011
|
الموضوعات: | |
الوصول للمادة أونلاين: | https://hdl.handle.net/10356/43544 |
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Through-silicon-via (TSV) design, fabrication and characterization for 3D IC applications
بواسطة: Zhang, Lin
منشور في: (2014) -
Dielectric quality of 3D capacitor embedded in through-silicon via (TSV)
بواسطة: Lin, Ye, وآخرون
منشور في: (2020) -
Leakage current conduction mechanism in 3D capacitor embedded in Through-Silicon Via (TSV)
بواسطة: Lin, Ye, وآخرون
منشور في: (2020) -
Design and building of solder and TSV daisy chain electromigration tester
بواسطة: Ser, Edwin Wei Jun.
منشور في: (2011) -
Electrical characteristics of three-dimensional metal-insulator-metal (3-D MIM) capacitor embedded in partially-filled Through-Silicon Via (TSV)
بواسطة: Lin, Ye, وآخرون
منشور في: (2020)